• 最新新闻
  • 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 日本4大通信商将向5G投资3万亿日元 日本4大通信商将向5G投资3万亿日元 日本4大通信商将向5G投资3万亿日元 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 日本4大通信商将向5G投资3万亿日元 日本4大通信商将向5G投资3万亿日元 麻省理工学院研发群芯片架构提升多核心CPU性能
  • 推荐新闻
  • 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 日本4大通信商将向5G投资3万亿日元 日本4大通信商将向5G投资3万亿日元 日本4大通信商将向5G投资3万亿日元 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 麻省理工学院研发群芯片架构提升多核心CPU性能 日本4大通信商将向5G投资3万亿日元 日本4大通信商将向5G投资3万亿日元 麻省理工学院研发群芯片架构提升多核心CPU性能
  • 热门标签
  • 日期归档
  • 麻省理工学院研发群芯片架构提升多核心CPU性能

    来源:www.honkerbase.com 发布时间:2019-09-06

    在过去的10年中,多核处理器提高了PC和智能手机的性能,同时降低了功耗。与此同时,软件开发变得越来越复杂,难以充分利用多核性能。为了解决这个问题,麻省理工学院开发了一种所谓的组芯片架构,允许软件开发人员充分利用硬件性能并释放所有核心性能。在某些情况下,性能可高达75倍,需要程序员编写代码的大小会大大减少。

    由Daniel Sanchez教授和团队开发的集群芯片架构是一个64核芯片,它以简单有效的方式简化了软件开发人员在订购和执行方面的繁琐工作。它使用专用电路来非常有效地委派最小任务并严格按照优先级执行任务。因此,程序员可以以很小的开销并行执行任务,将软件速度提高数十倍。

    组芯片架构支持小型任务,只需数十条指令,效率更高。相比之下,当前的多核需要更大的任务(数千条指令)才能高效运行。组芯片架构支持处理数据冲突的这些任务之间的全局顺序。

    为了测试他们的新架构,Sanchez和团队编写了六种常用算法的组合版本,以及高度优化的并行版本。值得注意的是,组软件执行相同任务的速度比其他版本快3到18倍,而代码大小仅为其他版本的十分之一。在一个案例中,该系统能够在迄今尚未实现并行算法的计算机科学家中提供令人印象深刻的75倍加速度。

    友情链接: